GATEline utökar sortimentet med Active-HDL

Aldec´s Active-HDL är en komplett utvecklingsmiljö speciellt anpassad för konstruktion av FPGA-kretsar. Detta inkluderar en komplett uppsättning av HDL verktyg, språken VHDL/Verilog/SystemVerilog/SystemC kan blandas och simuleras samtidigt som simulator, syntes och implementation i FPGA-kretsen övervakas och kontrolleras. Stöd för de viktigaste FPGA teknologierna från Actel®, Altera®, Lattice®, Quicklogic®, och Xilinx®.

Active HDL innehåller en RTL-simulator med höga prestanda som klarar flera olika språk och som är dubbelt så snabb som FPGA-tillverkarnas simulatorer. Med Aldec Active-HDL har konstruktören, till ett attraktivt pris, en rationell konstruktionsmiljö som reducerar tiden för simulering och verifiering.   Läs mer >>