Hem | Produkter | Tjänster | GM-Portalen | Om Företaget

Datablad

Allegro FPGA System Planner

White Paper

Successfully Designing
FPGA Based Systems

Web

Web seminarium, anmälan

Web presentation, 25 min

Cadence Allegro FPGA System Planner

För konstruktion av mönsterkort som innehåller FPGA-kretsar med många pinnar

Cadence^® Allegro^® FPGA System Planner är produkter avsedd för konstruktörer som konstruerar mönsterkort innehållande en eller flera FPGA-kretsar med många pinnar. Funktioner för planering av pinnplacering och integration med schemasystemet innebär att ledningsdragningen på mönsterkortet blir enkel och optimal.

Som alla andra produkter i Allegro- och OrCAD-serierna är även dessa produkter fullt skalbara och dessutom sker pin placeringen med hänsyn taget till kretsens konstruktionsregler. Detta är ett verktyg för FPGA-konstruktören som bland mycket annat ger möjlighet att enkelt utforska olika FPGA arkitekturer för att uppnå ett system som är både tekniskt optimerat och kostnadseffektivt.

Allegro FPGA System Planner löser många konstruktionsproblem:

Optimerar FPGA pinningen för både FPGA och ledningsdragningen på mönsterkortet.
Tar hänsyn till logiska, elektriska och fysiska begränsningar i konstruktionen för att generera optimal pinplacering. Detta visas på ett virtuellt mönsterkort.

Genererar en FPGA symbol som matchar pinningen på den syntetiserade FPGA-kretsen. Ändringar av pinplaceringar uppdateras automatiskt i symbolen i Cadence OrCAD Capture / Capture CIS och Cadence Allegro Design Entry CIS / Cadence Allegro Design Entry HDL.

Producerar associerade schemor som kopplar ihop FPGA-kretsen med resten av systemet.
Dessa schemor representerar varje FPGA och varje komponent som de är anslutna till. Bara denna funktionalitet kan spara veckor in en typisk FPGA-baserad konstruktion.

Genererar korrekt spänningsmatning till FPGA-kretsen
Spänningsmatningen kan vara mycket komplex i en FPGA konstruktion kan variera beroende vilken signal standard som mappas till vilka pinnar. Allegro FPGA System Planner identifierar och kopplar ihop de rätta spänningskällorna till varje bank i FPGA-kretsen.

Minimerar konstruktionsändringar (ECO) och håller FPGA-, logik- och layoutkonstruktörerna synkroniserade.
Genom att låta Allegro FPGA System Planner driva pinplaceringsprocessen och ta hand om ändringarna reduceras antalet ECO:er samtidigt som byten av pinplaceringar effektivt elimineras i layouten.

Fördelarna i korthet:

* Färre signalkorsningar resulterar i färre vior och färre lager på mönsterkortet
* Kortare konstruktionstid
* Färre ECO´s
* Lägre konstruktions-, test- och tillverkningskostnader
* Förbättrad tillförlitlighet och kvalitet på produkten

Integrering med FPGA tillverkarens verktyg:

Förutom integrering med Cadence PCB verktyg, kommunicerar Allegro System Planner enkelt med verktygen för FPGA konstruktion, genererar och läser FPGA tillverkarens regelfiler för pin placering. Detta ger FPGA konstruktören möjlighet att utvärdera pin placeringen med avseende på FPGA kretsens funktionskrav. Eventuella ändringar som FPGA konstruktören gör för att möta dessa krav kan importeras så att alla pin placeringar hela tiden är synkroniserade.

Följande arkitekturer stöds:

Altera®
    + Stratix® II
    + Stratix II-GX
    + Stratix III - GX
    + Stratix IV

Xilinx®
    + CoolRunner™ II
    + CoolRunner XPLA3
    + Spartan®-3
    + Spartan-3A
    + Virtex®-4
    + Virtex-5

Cadence Design Systems är världens största leverantör av EDA produkter och professionell service som används vid konstruktion av dagens avancerade elektroniska system. Företaget har cirka 5000 anställda och sextiotalet kontor runt hela världen. Delar av produktsortimentet säljs via distributörer och GATEline är distributör i Sverige, Norge, Finland och Estland.

www.cadence.com

Sök på vår sida: